LA Modul 1 Gerbang Logika

LA MODUL 1 GERBANG LOGIKA 



MODUL 1

GERBANG LOGIKA

1.Jurnal  [Kembali]

1.1.1 Percobaan 1

A. Gerbang Logika

Input

Output

B1

B0

NOT (H1)

AND (H2)

OR (H3)

XOR (H4)

NAND (H5)

NOR (H6)

XNOR (H7)

0

0

 1

0 

0 

0 

1 

1 

1 

0

1

 1

0

1 

 1

1

0 

0 

1

0

 0

0 

1 

1 

1 

0 

0 

1

1

 0

1 

1 

0 

0 

0 

1 

 

1.1.2 Percobaan 2 Encoder Decoder

A. Encoder

Input

Output

D0

D1

D2

D3

D4

D5

D6

D7

D8

D9

Y3

Y2

Y1

Y0

1

1

1

1

1

1

1

1

1

1

 1

1 

1 

1 

0

1

1

1

1

1

1

1

1

1

 1

1 

1 

1 

X

0

1

1

1

1

1

1

1

1

 1

1 

1 

0 

X

X

0

1

1

1

1

1

1

1

 1

1 

0 

1 

X

X

X

0

1

1

1

1

1

1

 1

1 

0 

0 

X

X

X

X

0

1

1

1

1

1

 1

0 

1 

1 

X

X

X

X

X

0

1

1

1

1

 1

0 

1 

0 

X

X

X

X

X

X

0

1

1

1

 1

0 

0 

1 

X

X

X

X

X

X

X

0

1

1

 1

0 

0 

0 

X

X

X

X

X

X

X

X

0

1

 0

1 

1 

1 

X

X

X

X

X

X

X

X

X

0

 0

1

1 

0 

B. Decode

INPUT

OUTPUT

D

C

B

A

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

Y8

Y9

0

0

0

0

 1

0 

0 

0 

0 

0 

0 

0 

0 

0 


0

0

0

1

 0

1 

0

0 

0 

0 

0 

0 

0 

0 

0

0

1

0

 0

0 

1 

0 

 0

0 

0 

0 

0 

0 

0

0

1

1

 0

0 

0 

1 

0 

0 

0 

0 

0 

0 

0

1

0

0

 0

0 

0 

0 

1 

0 

0 

0 

0 

0 

0

1

0

1

 0

0 

0 

0 

0 

1 

0 

0 

0 

0 

0

1

1

0

 0

0 

0 

0 

0 

0 

1 

0 

0 

0 

0

1

1

1

 0

0 

0 

0 

0 

0 

0 

1 

0 

0 

1

0

0

0

0 

0 

0 

0 

0 

0 

0 

0 

1 

0 

1

0

0

1

 0

0 

0 

0 

0 

0 

0 

0 

0 

1 

 

1.1.3 Percobaan 3 Multiplexer Demultiplexer

A. Multiplexer

Input

Output

X3

X2

X1

X0

Y3

Y2

Y1

Y0

S1

S0

X

Y

X

X

X

0

X

X

X

1

0

0

 0

1 

X

X

0

X

X

X

0

X

0

1

 0

0 

X

0

X

X

X

1

X

X

1

0

 0

1 

0

X

X

X

0

X

X

X

1

1

 0

0 

X

X

X

1

X

X

X

0

0

0

 1

0 

X

X

1

X

X

X

1

X

0

1

 1

1 

X

1

X

X

X

0

X

X

1

0

 1

0 

1

X

X

X

1

X

X

X

1

1

 1

1 

 

B. Demultiplexer

INPUT

OUTPUT

D

C

B

A

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

Y8

Y9

Y10

Y11

Y12

Y13

Y14

Y15

0

0

0

0

 0

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

0

0

0

1

 1

0 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

0

0

1

0

 1

1 

0

 1

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

0

0

1

1

 1

1 

1 

0 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

0

1

0

0

 1

1 

1 

1 

0 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

0

1

0

1

 1

1 

1 

1 

1 

0 

1 

1 

1 

1 

1 

1 

1

1 

1 

1 

0

1

1

0

 1

1 

 1

1

1 

1 

0

1 

1 

1 

1 

1 

1 

1 

1 

1 

0

1

1

1

 1

 1

1 

1 

1 

1 

1 

0 

1 

1 

1 

1 

1 

1 

1 

1 

1

0

0

0

 1

1 

1 

1 

1 

1 

1 

1 

0 

1 

1 

1 

1 

1 

1 

1 

1

0

0

1

 1

1 

1 

1 

1 

1 

1 

1 

1 

0 

1 

1 

1 

1 

1 

1 

1

0

1

0

 1

1 

1 

1 

1 

1 

1 

1 

1 

1 

 0

1 

1 

1 

1 

1 

1

0

1

1

 1

 1

1

1 

1 

1 

1 

1 

1 

1 

1 

0 

1 

1 

1 

1 

1

1

0

0

 1

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

 1

 0

 1

 1

1 

1

1

0

1

 1

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

0 

1 

1 

1

1

1

0

 1

1 

1 

1 

1 

1 

 1

1

 1

1 

1 

1 

1 

 1

0

1 

1

1

1

1

 1

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

0


2.Prosedur Percobaan  [Kembali]

Percobaan 1

1.4.1 Percobaan 1 Gerbang logika dasar

A. Gerbang Logika

1. Buat rangkaian seperti pada gambar dibawah ini.



Gambar 4.1 Rangkaian percobaan 1

 

2. Set switch B0 dan B1 sesuai dengan jurnal, catat output H yang terjadi pada tabel kebenaran.

B. Aljabar Boolean Diberikan fungsi :


Dengan menggunakan Peta Karnaugh dan aljabar Boolean fungsi di atas dapat disederhanakan menjadi


Keduanya dapat pula ditulis sebagai :



Prosedur Percobaan:

1. Buat rangkaian seperti gambar berikut: Diagram logika dari rangkaian yang menyatakan dua bentuk ekivalen dari fungsi yang telah disederhanakan ditunjukkan pada gambar dibawah ini


Gambar 4.2 Rangkaian percobaan 1

 

(Bentuk gerbang dari dua fungsi logika yang memiliki hasil yang sama)

2. Catat hasil yang didapat tersebut dalam bentuk tabel pada jurnal. Bandingkan hasil di dapat dengan persamaaan awal.

 

1.4.2 Percobaan 2 Encoder Decoder

A. Encoder

1. Buatlah sebuah rangkain 10-4 encoder input dan output aktif low menggunankan IC 74147 seperti pada gambar

 


Gambar 4.3 Rangkaian percobaan 2

2. Set Switch D0-D9 sesuai dengan jurnal dan catat hasil pada tabel percobaan

 

A. Decoder

1. Buatlah sebuah rangkaian decoder 4-10 aktif HIGH menggunakan IC 4028

 


Gambar 4.4 Rangkaian percobaan 2

 

2. Set switch A, B, C, dan D sesuai dengan jurnal dan catat hasil output pada tabel hasil percobaan

1.4.3 Percobaan 3 Multiplexer dan Demultiplexer

A. Multiplexer

1. Buatlah rangkaian Multiplexer Dual 4-1 dengan menggunakan IC 4052 seperti pada gambar berikut

 


Gambar 4.5 Rangkaian percobaan 3

2. Set Switch X1-4 dan Y1-4 serta S0 dan S1 sesuai dengan jurnal dan catat hasil pada tabel percobaan

 

A. Demultiplexer

1. Buatlah sebuah rangkaian Demultiplexer 4-16 dengan menggunakan IC 74154.

 


Gambar 4.6 Rangkaian percobaan 2

 2. Set Switch A-D serta E1 dan E2 sesuai dengan jurnal dan catat hasil pada tabel percobaan

3.Video Percobaan  [Kembali]

Penjelasan Kondisi (Kondisi 2 Modul 1)





Percobaan 1 (Gerbang Logika)



Percobaan 2 (Decoder dan Encoder)





Percobaan 3 (Multiplexer dan Demultiplexer)








4.Analisa  [Kembali]

Percobaan 1

1. Analisis perubahan keluaran H1, H2, H3, H4, H5, H6, dan H7 berdasarkan setiap variasi kombinasi input B0 dan B1.

Jawab :

Berdasarkan hasil percobaan, pengujian dilakukan pada tujuh jenis gerbang logika, yakni NOT (H1), AND (H2), OR (H3), XOR (H4), NAND (H5), NOR (H6), dan XNOR (H7), menggunakan empat variasi kombinasi masukan (input) dari B1 dan B0.
  • Kombinasi Input 00: Gerbang NOT, NAND, NOR, dan XNOR menghasilkan keluaran bernilai tinggi (1), sedangkan gerbang AND, OR, dan XOR menghasilkan nilai rendah (0).
  • Kombinasi Input 01 dan 10: Gerbang OR, XOR, dan NAND memberikan keluaran bernilai 1, sementara gerbang AND, NOR, dan XNOR menghasilkan 0. Khusus pada gerbang NOT (H1), keluarannya mengikuti kebalikan dari B1 (bernilai 1 saat input 01, dan 0 saat input 10).
  • Kombinasi Input 11: Keluaran bernilai 1 dihasilkan oleh gerbang AND, OR, dan XNOR, sedangkan gerbang NOT, XOR, NAND, dan NOR menghasilkan nilai 0.
Data pengujian ini membuktikan bahwa masing-masing gerbang logika mempunyai pola keluaran yang unik sesuai fungsi dasarnya. Setiap perubahan pada kombinasi input akan secara langsung mengubah nilai output berdasarkan hukum Aljabar Boolean. Melalui empat variasi input tersebut, didapatkan rincian nilai keluaran sebagai berikut:

Input

Output

B1

B0

NOT (H1)

AND (H2)

OR (H3)

XOR (H4)

NAND (H5)

NOR (H6)

XNOR (H7)

0

0

 1

0 

0 

0 

1 

1 

1 

0

1

 1

0

1 

 1

1

0 

0 

1

0

 0

0 

1 

1 

1 

0 

0 

1

1

 0

1 

1 

0 

0 

0 

1 

Percobaan 2a

2. Analisa pengaruh kondisi output Low dan High terhadap hasil rangkaian encoder.

Jawab :

Dari hasil pengujian menggunakan IC 74147, diketahui bahwa rangkaian encoder berfungsi mengonversi sinyal masukan menjadi kode biner 4-bit. Komponen IC 74147 ini menerapkan karakteristik active-LOW pada bagian input maupun output-nya, sehingga suatu jalur dianggap aktif apabila diberikan logika 0.
Saat semua jalur input berada pada kondisi HIGH (1), rangkaian tidak mendeteksi adanya masukan yang aktif sehingga keluaran yang terbaca adalah 1111. Sebaliknya, apabila salah satu input diturunkan ke kondisi LOW (0), encoder akan memprosesnya dan menghasilkan kode biner yang merepresentasikan nomor jalur input tersebut. Sebagai ilustrasi, mengaktifkan jalur D1 akan menghasilkan keluaran 1110, sedangkan mengaktifkan jalur D2 akan menghasilkan keluaran 1101.
Oleh karena itu, data percobaan ini memperlihatkan bahwa variasi logika LOW dan HIGH pada input secara langsung menentukan pola kode biner yang keluar dari encoder. Temuan ini sekaligus mengonfirmasi bahwa cara kerja IC 74147 berlandaskan pada prinsip priority encoder dengan sistem active-LOW.

Percobaan 2b

3. Analisis pengaruh setiap kombinasi input terhadap keluaran pada rangkaian decoder dan kondisi keluaran ketika tidak terdapat input yang aktif serta perubahan yang terjadi ketika nilai input melebihi bilangan biner 9 (1001).

Jawab :

Dari hasil percobaan, rangkaian decoder bekerja dengan menerima empat masukan biner (D, C, B, dan A) untuk kemudian menghasilkan sinyal keluaran melalui sepuluh jalur output yang dilabeli Y0 hingga Y9.
Saat kombinasi input bernilai 0000, jalur Y0 akan berlogika tinggi (1), sementara seluruh jalur output lainnya tetap berlogika rendah (0). Jika masukan diubah menjadi 0001, giliran output Y1 yang berubah menjadi 1. Pola ini berlaku seterusnya, di mana setiap susunan bit masukan akan memicu jalur keluaran yang mewakili nilai desimalnya. Sebagai contoh, masukan 0101 akan mengaktifkan jalur Y5, dan masukan 1001 akan mengaktifkan jalur Y9.
Namun, apabila nilai masukan melampaui angka biner 9 (1001), yakni pada rentang 1010 hingga 1111, tidak ada satu pun jalur keluaran yang aktif karena kombinasi tersebut tidak termasuk dalam standar kode BCD (Binary Coded Decimal) yang sah. Berdasarkan temuan ini, dapat dipahami bahwa fungsi utama decoder adalah mengonversi kode biner menjadi representasi keluaran desimal tunggal yang sesuai dengan kombinasi input-nya.

Percobaan 3a 

4. Analisa hasil percobaan rangkaian Multiplexer dengan memberikan berbagai variasi kondisi logika pada input data X0, X1, X2, dan X3, kemudian mengubah kombinasi selektor S0 dan S1. Jelaskan bagaimana perubahan input data dan selektor memengaruhi keluaran rangkaian.

Jawab :

Dari hasil percobaan, pengujian rangkaian multiplexer dilakukan dengan memberikan beragam kondisi logika pada jalur masukan X0, X1, X2, dan X3, disertai perubahan kombinasi pada pin selektor S1 dan S0.
Pin selektor ini berperan untuk menentukan jalur masukan mana yang akan diteruskan ke bagian keluaran. Ketika selektor diatur pada kombinasi S1S0 = 00, jalur X0 akan terpilih; kombinasi 01 memilih X1; kombinasi 10 memilih X2; dan kombinasi 11 akan memilih X3. Mekanisme pemilihan yang serupa juga diterapkan pada kelompok jalur masukan Y0 hingga Y3.

Data percobaan memperlihatkan bahwa kondisi logika pada output selalu mencerminkan nilai dari jalur input yang sedang ditunjuk oleh selektor. Sebaliknya, fluktuasi nilai pada jalur masukan lain yang tidak terpilih sama sekali tidak berdampak pada sinyal keluaran. Temuan ini mengonfirmasi bahwa multiplexer bekerja layaknya sakelar pemilih data yang menyalurkan satu sinyal dari banyak sumber masukan menuju satu jalur keluaran tunggal.

Percobaan 3b

5. Analisa hubungan persamaan antara Demux dan Decoder, lalu jelaskan mengapa Demux bisa dipandang sebagai Decoder biasa yang ditambahkan satu input data D

Jawab : 

Dari hasil percobaan, rangkaian demultiplexer memiliki mekanisme kerja yang serupa dengan decoder, yakni memanfaatkan kombinasi pin seleksi untuk menentukan jalur keluaran mana yang diaktifkan. Letak perbedaannya adalah adanya satu pin tambahan berupa masukan data (D) pada demultiplexer yang bertugas mengirimkan sinyal ke jalur keluaran yang dituju.
Dalam pengoperasiannya, kombinasi pada pin seleksi mengatur jalur keluaran mana yang berhak menerima aliran data. Saat pin masukan data berada dalam kondisi aktif, sinyal tersebut akan disalurkan menuju jalur keluaran yang sesuai dengan kode seleksinya, sementara jalur keluaran lainnya tetap dalam keadaan tidak aktif. Berdasarkan data pada tabel percobaan, bagian keluaran rangkaian ini bersifat active-LOW, sehingga jalur yang terpilih akan menunjukkan logika 0 dan jalur sisanya bernilai 1.

Oleh karena itu, rangkaian demultiplexer dapat diibaratkan sebagai sebuah decoder yang dilengkapi dengan satu jalur masukan data, mengingat keduanya sama-sama menyeleksi jalur keluaran melalui kombinasi masukan. Pembeda utamanya ada pada kemampuan demultiplexer dalam menyalurkan satu sumber sinyal data ke berbagai jalur keluaran yang berbeda.

5.Download File  [Kembali]

Laporan Akhir [download]
















Comments

Post a Comment

Popular posts from this blog

Modul 4

Image
[KEMBALI KE MENU SEBELUMNYA] MODUL 4 Kontrol Aeroponik DAFTAR ISI 1. Pendahuluan 2. Tujuan 3.  Alat dan Bahan 4.  Dasar Teori 5.  Percobaan Percobaan ... Prosedur Percobaan Hardware Rangkaian Simulasi dan Prinsip Kerja Flowchart Video Demo Download File 1. Pendahuluan [Kembali] Aeroponik merupakan salah satu teknologi budidaya tanaman modern yang berkembang pesat karena mampu menghasilkan pertumbuhan yang lebih cepat, lebih sehat, dan lebih efisien dibandingkan metode pertanian konvensional. Dalam teknik ini, tanaman tidak ditanam menggunakan tanah, melainkan akar dibiarkan menggantung di udara dan disemprotkan larutan nutrisi dalam bentuk kabut halus. Dengan cara tersebut, akar mendapatkan suplai oksigen yang optimal serta nutrisi yang lebih mudah diserap, sehingga pertumbuhan tanaman dapat berlangsung secara maksimal. Namun, keberhasilan sistem aeroponik sangat bergantung pada kondisi lingkungan yang stabil, terutama intensita...
Read more

MODUL 4: RLC DAN PARALEL

Image
[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Pendahuluan 2. Tujuan 3. Alat dan Bahan 4. Dasar Teori 5. Percobaan Percobaan ... Tugas Pendahuluan Laporan Akhir MODUL 4 RLC SERI DAN PARALEL 1. Pendahuluan [Kembali]      Dalam dunia elektronika, sirkuit RLC (Resistor-Inductor-Capacitor) merupakan konfigurasi penting yang digunakan untuk mengatur aliran arus dan tegangan dalam sistem. Dua konfigurasi utama dari sirkuit RLC adalah RLC seri dan RLC paralel.     RLC Seri: Pada sirkuit RLC seri, resistor, induktor, dan kapasitor disusun secara berurutan dalam satu jalur aliran arus. Hal ini menyebabkan arus yang sama mengalir melalui setiap komponen. Sirkuit RLC seri memiliki karakteristik yang bergantung pada frekuensi, di mana impedansi total (total resistance) sirkuit bergantung pada nilai resistor, induktor, kapasitor, dan frekuensi sinyal input. Dalam kondisi resonansi, impedansi total mencapai nilai minimum, menyebabkan arus maks...
Read more

Modul 1

Image
[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan Percobaan ... Tugas Pendahuluan Laporan Akhir MODUL 1:  Gerbang Logika 1. Tujuan [Kembali] 1. Merangkai dan menguji operasi dari gerbang logika. 2. Merangkai dan menguji gerbang logika dan Aljabar Boelean. 3. Merangkai dan menguji rangkaian Encoder dan Decoder. 4. Merangkai dan menguji rangkaian Multiplexer dan Demultiplexer. 2. Alat dan Bahan [Kembali]                                                           Gambar 2.1 Module Input Output D’Lorenzo                                                        ...
Read more